會員登錄
軟體搜尋
您的位置: 網站首頁 >> 程式軟體光碟 >> 程式設計 >> 商品詳情
商品詳情
|
商品編號:CB12876 碟片數量:1片 銷售價格:200 瀏覽次數:14550
【轉載TXT文檔】 |
您可能也喜歡:
DVDP5038--Windows Server 2025 CSP 伺服器作業系統軟體 繁體中文版(DVD9一片裝 此片售價200元)
CB43224--Source Insight 4.00.0150 程式編輯和代碼流覽軟體 英文破解版
CB43287--Devart dbForge Data Pump for SQL Server 2025.3.107 資料庫資料遷移和導入軟體 英文破解版
CB43322--Wing Pro 11.1.0 x64 基於Python編程語言開發的集成開發軟體 英文破解版
CB42507--SysTools SQL Server Recovery Manager 7.0 強大的資料庫修復軟體 英文破解版
商品描述
Altera Quartus II v9.0 Lameness of SHooTERS 英文正式版(程式設計邏輯開發軟體)
軟體簡介:
Altera Quartus II v9.0 Lameness of SHooTERS 英文正式版(程式設計邏輯開發軟體)
Altera公司的Quartus II 為FPGA和CPLD提供最佳的性能表現!Quartus II軟體具有明顯的性
能優勢,並且非常易於使用。Altera不斷以設計取勝,Quartus II軟體獲得了FPGA和可程式
設計邏輯雜誌的第一個年度讀者推薦獎,成為業內最佳可程式設計邏輯開發軟體,這絲毫不
令人感到驚奇。”-最佳電子可程式設計邏輯開發軟體!
Altera在最新版Quartus II軟體中引入了新的技術改進,以滿足客戶對90nm的需求,並為65nm
工藝節點打下了基礎。這些新特性最突出的部分包括:
TimeQuest時序分析儀:這一新的ASIC功能時序分析儀為業界標準SDC格式提供全面的支援。
TimeQuest時序分析儀幫助用戶對時序約束較複雜的設計進行建立、管理和分析操作,例如
時鐘複用設計和源同步介面等,使用者還可以迅速完成高級時序驗證。
擴展的團隊設計支持: 該設計特性包括工程管理器介面,用於頂層設計的資源管理和時序預算。
此外,工程管理器介面還支援設計人員管理模組間的時序約束,實現最佳性能。這一新特性支援
團隊在高密度FPGA設計上的協作,從而提高了團隊效率,增強了設計模組之間的性能。這一特性
建立在Quartus II軟體5.0中首次引入的漸進式編譯設計特性之上。
SystemVerilog支持: 通過對流行的IEEE 1800-2005標準SystemVerilog語法硬體描述和驗證語言
設計結構的支援,實現了速度更快的寄存器傳送級(RTL)。
增強的I/O引腳規劃器: 與Altera智慧財產權更直接的集成,簡化了引腳分配。
擴展的電路板級設計支持: 提供Stratix? II單端輸出HSPICE模型,實現效率更高的電路板模型
軟體簡介:
Altera Quartus II v9.0 Lameness of SHooTERS 英文正式版(程式設計邏輯開發軟體)
Altera公司的Quartus II 為FPGA和CPLD提供最佳的性能表現!Quartus II軟體具有明顯的性
能優勢,並且非常易於使用。Altera不斷以設計取勝,Quartus II軟體獲得了FPGA和可程式
設計邏輯雜誌的第一個年度讀者推薦獎,成為業內最佳可程式設計邏輯開發軟體,這絲毫不
令人感到驚奇。”-最佳電子可程式設計邏輯開發軟體!
Altera在最新版Quartus II軟體中引入了新的技術改進,以滿足客戶對90nm的需求,並為65nm
工藝節點打下了基礎。這些新特性最突出的部分包括:
TimeQuest時序分析儀:這一新的ASIC功能時序分析儀為業界標準SDC格式提供全面的支援。
TimeQuest時序分析儀幫助用戶對時序約束較複雜的設計進行建立、管理和分析操作,例如
時鐘複用設計和源同步介面等,使用者還可以迅速完成高級時序驗證。
擴展的團隊設計支持: 該設計特性包括工程管理器介面,用於頂層設計的資源管理和時序預算。
此外,工程管理器介面還支援設計人員管理模組間的時序約束,實現最佳性能。這一新特性支援
團隊在高密度FPGA設計上的協作,從而提高了團隊效率,增強了設計模組之間的性能。這一特性
建立在Quartus II軟體5.0中首次引入的漸進式編譯設計特性之上。
SystemVerilog支持: 通過對流行的IEEE 1800-2005標準SystemVerilog語法硬體描述和驗證語言
設計結構的支援,實現了速度更快的寄存器傳送級(RTL)。
增強的I/O引腳規劃器: 與Altera智慧財產權更直接的集成,簡化了引腳分配。
擴展的電路板級設計支持: 提供Stratix? II單端輸出HSPICE模型,實現效率更高的電路板模型
