合成與模擬工具 英文正式版 HDL Works HDL Design Entry EASE v7.1 R10-NULL





軟體簡介:



合成與模擬工具英文正式版HDLWorksHDLDesignEntryEASEv7.1R10-NULL






EASE可提供對VHDL、Verilog、FPGA和ASIC的混合語言等電路設計輸入最佳環境，當完成設

計後，允許使用者自行選擇自己喜歡，由EASE提供獨立的合成與模擬工具。在市場上，EASE

提供最直覺的設計輸入環境，而且不管是對初學者或進階者，提供HDL設計所需的特性，可

選擇文字方式或圖形方式進行設計，EASE會自動依你選擇的編程語言將圖形轉換成對應的HDL

語言。

VHDL(VHSICHardwaredescriptionlanguage-高速積體電路描述語言；VHSIC-VeryHigh

SpeedIntegratedCircuit：高速積體電路)